G80 è il primo chipset in commercio che fa uso di un architettura a shader unificati. Non più quindi unità distinte che processano vertex e pixel shader ma unità capaci a seconda delle necessità di processare sia vertex che pixel shader. Prende un po’ in contro piede questa soluzione adottata da nVidia visto che rumors prima dell’uscita di questo chipset dicevano che nVidia avesse adottato un architettura divisa, lasciando l’architettura unificata solo alla controparte ATI R600.

G80 è proposto in 2 versioni, GTX integrante 128 stream processors e GTS integrante 96 stream processors, che lavorano a una frequenza sensibilmente maggiore rispetto al resto delle unità presenti nel chipset quali dispatch, texture units e ROPs units. Nella versione GTX avremo una velocità del core pari a 576MHz accoppiata e memorie a 1.35GHz mentre nella versione GTS il core viaggia a 500MHz con memorie a 1.2GHz.

Andando nel dettaglio quindi, ogni unità di stream processor è in grado di essere dinamicamente allocata all’elaborazione di vertex , pixel e geometry shader o fisica nella creazione delle scene 3D. Questa architettura permette di avere una massima efficienza nella allocazione delle risorse della GPU nonché di avere la massima flessibilità e bilanciamento nelle operazioni di caricamento degli shader programs.

Questo permette di elevare di molto l’efficienza per Watt del processore grafico e le performance per millimetro quadrato di chip.

Come possiamo vedere nell’immagine che raffigura lo schema dell’architettura di un G80 in versione GTX, troviamo in verde i 128 stream processor (SPs) divisi in 8 gruppi composti da 16 SPs. Per ogni gruppo sono presenti anche le texture units, divise in texture filtering unit e in texture address unit, alle quali sono collegate delle cache L1 a loro volta in cascata collegate a cache di secondo livello.

Le cache sono quindi collegate direttamente al controller memoria, diviso in 6 blocchi da 64bit di ampiezza ciascuno con due chip memoria collegati ad ogni blocco, per un totale di 384bit di ampiezza complessiva. La versione GTS differisce per il numero di gruppi che scende a 6 mentre i blocchi di memoria sono 5 sempre a 64bit per un totale di 320Bit di bus effettivo.

Ogni blocco poi è provvisto di una cache L1 che serve per armonizzare il funzionamento di questa architettura. Ogni SP produce elaborazioni sui singoli dati in entrata che vengono poi immagazzinati nella cache pronti per essere presi da un altro SP per un'altra elaborazione del dato. La cache quindi rende subito disponibili i dati da processare più volte in modo da non creare rallentamenti e aumentando l’efficienza del chip non lasciando mai inattive le unità di SP.

Questa architettura può essere usata anche per elaborazioni SIMD, Single Instruction Multiple Data, nelle quali a un dato di input corrispondono elaborazioni in parallelo di più stream processors.